:研究機構(gòu)-2.png){kind=small}
應(yīng)用驅(qū)動，打造高效領(lǐng)先的仿真驗證和設(shè)計優(yōu)化EDA解決方案 | 概倫電子用戶大會技術(shù)分論壇精彩回顧
2024-11-01
近日，2024概倫電子用戶大會在上海張江科學(xué)會堂圓滿落幕。本次大會以“工藝協(xié)同 優(yōu)化設(shè)計”為主題，通過高峰論壇和三場技術(shù)分論壇，展示了概倫電子近年來的技術(shù)創(chuàng)新成果和產(chǎn)品應(yīng)用實例。主題為Circuit Simulation and Design Optimization for YPPAC的技術(shù)分論壇聚焦于仿真驗證和設(shè)計優(yōu)化，以創(chuàng)新的EDA技術(shù)提升芯片競爭力，內(nèi)容覆蓋大規(guī)模電路仿真、良率分析、EMIR分析、可靠性驗證、ESD驗證、芯片封裝連接性驗證等先進工藝和芯片設(shè)計中的熱點問題，SRAM/DRAM/Flash等存儲器芯片、模擬/數(shù)字/混合信號芯片及FPGA/AI/車規(guī)/功率芯片等各類典型應(yīng)用，以用戶視角分享諸多成功案例和解決方案。
概倫電子副總裁 馬玉濤博士
概倫電子副總裁馬玉濤博士致開場詞，他表示，隨著集成電路設(shè)計和工藝的不斷演進，芯片設(shè)計規(guī)模和復(fù)雜度正在面臨前所未有的挑戰(zhàn)。10余年來，概倫電子以DTCO方法學(xué)為指導(dǎo)進行技術(shù)深耕和產(chǎn)品創(chuàng)新，基于行業(yè)領(lǐng)先的SPICE和FastSPICE電路仿真核心技術(shù)，打造了業(yè)界領(lǐng)先的電路仿真分析解決方案，高效完整的標(biāo)準單元庫優(yōu)化解決方案，靈活、可擴展的存儲器和定制電路設(shè)計平臺，數(shù)字電路與SoC EDA解決方案，存儲器設(shè)計EDA流程，模擬、數(shù)字、混合信號仿真和驗證解決方案等應(yīng)用驅(qū)動、高效完備的解決方案，已在國際半導(dǎo)體市場上占據(jù)一席之地。
概倫電子副總監(jiān) 逯文忠
概倫電子副總監(jiān)逯文忠發(fā)表《高性能計算芯片中的模擬電路和混合信號全芯片驗證》的技術(shù)演講。他表示，隨著CPU/GPU/AI數(shù)字和定制設(shè)計流程交織，芯片驗證的挑戰(zhàn)日益加劇，高性能計算芯片(CPU、GPU、AI)中的高速、高帶寬數(shù)據(jù)流和存儲控制是芯片性能的關(guān)鍵。同時，他還分享了DDR控制和物理層電路、Serdes高速電路、時鐘網(wǎng)絡(luò)電路和存算一體全芯片驗證的應(yīng)用案例。概倫電子NanoSpice?系列產(chǎn)品和VeriSim?能完整滿足仿真和驗證的需求，包括提供基于模塊（Module）和視圖（view）的層次化、靈活替換的數(shù)?；旌戏抡骝炞C。
武漢新芯設(shè)計總監(jiān) 管小進
來自武漢新芯的設(shè)計總監(jiān)管小進分享了《Flash芯片設(shè)計挑戰(zhàn)與NanoSpice?仿真應(yīng)用》。隨著半導(dǎo)體技術(shù)的進步，F(xiàn)lash的存儲密度和性能也在不斷提升，以滿足日益增長的數(shù)據(jù)存儲需求和更高的性能要求。他詳細闡述了Flash技術(shù)面臨的設(shè)計挑戰(zhàn)，包括高密度、高容量、高速接口、低功耗技術(shù)和高可靠性，提及概倫電子NanoSpice?系列產(chǎn)品具有高性能、高精度、大容量和易用性等特點，在Flash項目設(shè)計的前中后期均有廣泛應(yīng)用。
飛騰信息設(shè)計總監(jiān) 張孝
飛騰信息設(shè)計總監(jiān)張孝從用戶視角分享了《NanoYield? 在高良率芯片設(shè)計仿真中的應(yīng)用》。他認為，芯片功率正在不斷提高，概倫電子NanoYield?產(chǎn)品為芯片設(shè)計提供了卓越的技術(shù)支持，該工具操作簡便，完全實現(xiàn)了國產(chǎn)替代，幫助芯片設(shè)計企業(yè)降低了電路風(fēng)險，快速找到電路漏洞，以便及時優(yōu)化，助力芯片產(chǎn)品更快的TTM，優(yōu)化YPPAC的同時，提高產(chǎn)品良率。
概倫電子總監(jiān) 任繼杰
概倫電子總監(jiān)任繼杰作了《先進工藝SRAM設(shè)計和K庫的仿真驗證解決方案》的技術(shù)演講。先進工藝的SRAM設(shè)計對電路仿真器提出了新的挑戰(zhàn)：更大的仿真容量、更快的仿真速度、更高的仿真精度。對于SRAM后仿，概倫電子NanoSpice X?產(chǎn)品可仿真模塊或關(guān)鍵路徑，NanoSpice Pro X?可仿真完整instance或全芯片SRAM電路；對于SRAM良率，NanoYield?可用來分析存儲單元bitcell或者關(guān)鍵路徑的良率，同時也提供了從bitcell到instance預(yù)測良率的仿真方案；對于SRAM全芯片驗證，NanoSpice CCK?能夠?qū)崿F(xiàn)全芯片電路的檢查驗證；對于SRAM K庫仿真， NanoSpice Pro X?能幫助加快K庫的仿真速度，提高SRAM K庫效率。概倫電子完整一體化的仿真驗證解決方案涵蓋從NanoSpice X?到NanoSpice Pro X?，從NanoSpice CCK?到NanoYield?，持續(xù)推動技術(shù)創(chuàng)新，以滿足行業(yè)對高性能、高可靠性SRAM設(shè)計的需求。
芯慧微總經(jīng)理助理 柳桂蕾
芯慧微總經(jīng)理助理柳桂蕾在《NanoSpice?加速大規(guī)模FPGA設(shè)計》的報告中，詳細闡述了概倫電子NanoSpice?系列產(chǎn)品為大規(guī)模數(shù)模信號設(shè)計提供了一種混合仿真解決方案，可處理SPICE Top和Verilog Top的混合仿真，以及數(shù)字嵌套模擬，模擬嵌套數(shù)字的復(fù)雜Donut結(jié)構(gòu)的仿真平臺，滿足各種混合信號仿真平臺結(jié)構(gòu)的需求。仿真命令簡潔高效，對于原有的VCS仿真命令無需做過多修改。同時NanoSpice?系列產(chǎn)品提供了多種仿真模式，可以針對不同的電路規(guī)模設(shè)置不同的仿真精度，對于精度要求不高的前仿真，可以適當(dāng)提高仿真速度，降低仿真精度，而對于后仿真則可以進行高精度仿真。此外，NanoSpice?系列產(chǎn)品還提供電阻模型仿真，極大提高仿真的準確性。
中興微電子IC后端工程師 凌新燦
中興微電子IC后端工程師凌新燦作了《基于RTL的芯片布局新方法：使用NavisPro?進行層次化SoC設(shè)計》的報告，重點分享了復(fù)雜SoC設(shè)計規(guī)劃面臨的挑戰(zhàn)和應(yīng)用概倫電子EDA工具的實際案例。傳統(tǒng)基于平面布局的設(shè)計方法已無法滿足復(fù)雜SoC設(shè)計規(guī)劃以及高時效性的要求，而基于RTL的設(shè)計規(guī)劃解決方案，可在代碼開發(fā)階段進行芯片的頂層物理布局和早期物理實現(xiàn)問題的預(yù)測。時間就是項目的生命，概倫電子NavisPro?對物理設(shè)計有良好的預(yù)測性，在項目初期實現(xiàn)對頂層floor-planning的預(yù)測，幫助盡早精確芯片的預(yù)算，節(jié)省項目迭代時間，同時也減少了不同團隊的低效溝通，避免大量手工物理設(shè)計。
概倫電子副總監(jiān) 陳琪
概倫電子副總監(jiān)陳琪進行《一站式ESD仿真和設(shè)計解決方案》的技術(shù)演講。隨著芯片中器件特性尺寸的不斷縮小和芯片集成度的不斷提高，ESD問題越來越成為芯片可靠性的主要問題之一。優(yōu)化ESD設(shè)計不僅可以提升芯片的可靠性，還可以對芯片的面積進行優(yōu)化，從而獲得更好的市場競爭力。概倫電子提供國內(nèi)首個從器件到芯片級別的全流程ESD解決方案，從制造到設(shè)計一站式解決ESD問題。同時，概倫電子希望打造一個ESD技術(shù)平臺，成為晶圓廠和設(shè)計公司之間的橋梁，解決和完善各類現(xiàn)有的ESD問題，最終幫助客戶實現(xiàn)其芯片產(chǎn)品的成功。
概倫電子主任應(yīng)用工程師 閻述昱
概倫電子主任應(yīng)用工程師閻述昱闡述了應(yīng)用驅(qū)動下的《功率器件可靠性和電遷移特性分析解決方案》。隨著各類終端、無線網(wǎng)絡(luò)、數(shù)據(jù)中心以及新能源汽車等領(lǐng)域越來越廣泛的應(yīng)用，功率器件和電源管理芯片是其高效和穩(wěn)定運行的基礎(chǔ)，需要專業(yè)、可靠的設(shè)計平臺和驗證工具進行設(shè)計和優(yōu)化。概倫電子功率器件及電源芯片設(shè)計分析驗證工具PTM?是一款針對功率器件的可靠性和電遷移特性分析仿真的軟件，已廣泛應(yīng)用于功率器件、電源管理芯片、數(shù)模混合信號芯片、車規(guī)芯片等領(lǐng)域，在此類芯片（Chip/Package/PCB）電熱性能的設(shè)計分析和協(xié)同優(yōu)化系統(tǒng)中發(fā)揮了重要作用，被業(yè)界頂級IDM和Fabless公司認可和采用。
概倫電子首席應(yīng)用工程師 Jungmok Lee
最后，概倫電子首席應(yīng)用工程師Jungmok Lee分享了《Chip to Package Interconnect Planning & Verification Solution》的專題報告。為了滿足芯片高密度集成和快速信號傳輸?shù)男枨?，?.5D、3D封裝等先進封裝技術(shù)不斷發(fā)展的同時，芯片封裝互聯(lián)的性能和復(fù)雜度也在不斷提升。為應(yīng)對這些挑戰(zhàn)，概倫電子推出了專注于芯片封裝互聯(lián)的設(shè)計和驗證工具PadInspector?。該工具支持I/O Pad配置規(guī)劃，并幫助用戶建立完整的封裝互聯(lián)驗證流程。自2012年問世以來，PadInspector?每年應(yīng)用于超過30個客戶項目，通過提取芯片與封裝設(shè)計之間的連接關(guān)系，支持工程師進行集成電路系統(tǒng)的連接性驗證。其自動化檢查功能有效避免互聯(lián)設(shè)計失誤造成的損失，并縮短了產(chǎn)品上市周期。
2024概倫電子用戶大會技術(shù)分論壇現(xiàn)場
論壇現(xiàn)場，眾多行業(yè)用戶與概倫電子技術(shù)專家開展零距離對話，洞察技術(shù)前沿，碰撞智慧火花，探討應(yīng)用實例。馬玉濤博士最后表示，任何一款能解決實際問題的EDA工具一定都來源于用戶，最終在用戶的使用過程中，其價值得到持續(xù)驗證。概倫電子希望不斷加強與行業(yè)的技術(shù)交流與合作，用先進技術(shù)賦能行業(yè)用戶。
未來，概倫電子將基于DTCO理念，持續(xù)打造應(yīng)用驅(qū)動的、覆蓋集成電路設(shè)計與制造的EDA全流程解決方案，支撐各類高端芯片的技術(shù)創(chuàng)新和持續(xù)發(fā)展。
分論壇2.jpg)
頭圖.jpg)
圖.jpg)
新聞頭圖-2.jpg)
熱官網(wǎng)新聞2.png)
頭圖-update.jpg)
新聞頭圖.jpg)
圖.jpg)
圖.jpg)
覽圖.jpg)